VeriTiger®-V19P series is the latest generation of prototyping system from HyperSilicon, using Xilinx Virtex UltraScale+ XCVU19P FPGA which provides the highest logic density and I/O count on a single device ever built by Xilinx. VeriTiger-V19P series delivers higher performance, faster running speed and more flexible scalability to accelerate software development, system verification and validation. Through the Protowizard® software to manage prototyping runtime resource and Semu® software to deliver highest debug productivity, VeriTiger-V19P series can dramatically reduce the time-to-tapeout (TTT) pressure of digital IC design.
VeriTiger®-QE4000T
FPGA数量：4 尺寸：447 * 679 * 98 (mm) 重量： 14.0 Kg 功率： 最高600W
VeriTiger®-DE4000T
FPGA数量：2 尺寸：447 * 340 * 95 (mm) 重量： 7.0 Kg 功率： 最高300W
VeriTiger®-E4000T
FPGA数量：1 尺寸：340 * 223 * 91 (mm) 重量： 3.0 Kg 功率： 最高150W
大容量、强扩展
单片VeriTiger®-E4000T平台提供2600万ASIC门的验证容量，通过高性能互联，四片VeriTiger®-QE4000T平台实现超1亿门逻辑验证规模，并支持机架及机柜级多QE4000T的级联扩展。高速收发、高频运行
高速收发接口用于平台与主机间的数据传输和信号抓取，16.3Gbps GTH高速通道实现高性能的板间互联，单板VeriTiger®-E4000T运行时钟频率可达100MHz、多片VeriTiger®-QE4000T运行速率可达20-30MHz。接口灵活，超强扩展能力
丰富的高性能IO及多种类型高速接口资源，支持100多种即拿即用的功能子卡资源，可快速创建目标原型系统，自研子卡管理软件有效监测管理。提供全流程编译工具，缩短RTL到bitstream时间
亚科鸿禹为VeriTiger系列原型验证系统定制开发全流程编译工具，从hsSynth高效并行综合解决方案显著缩短综合时间，到hsPar自动分割、hsTrace高性能调试，显著缩短用户RTL到Bitstream流程时间及验证的运行调试效率。主要参数
| 产品名称 | 逻辑容量 | Block RAM | DSP Slices | 用户IO | 内存支持 |
| VeriTiger®-QE4000T | ~ 104M ASIC Gate | 354.4Mb | 11520 | 4112 | DDR4*12,DDR3*12 |
| VeriTiger®-DE4000T | ~ 52M ASIC Gate | 177.2Mb | 5760 | 2056 | DDR4*6/DDR3*6 |
| VeriTiger®-E4000T | ~ 26M ASIC Gate | 88.6Mb | 2880 | 1028 | DDR4*3/DDR3*3 |
Highlights
hsSynth
hsSynth高速并行逻辑综合解决方案打破对大规模设计进行完整综合的执行惯性，对用户RTL级设计进行模块级拆分定义，采用多模块同步并行的执行模式，实现综合流程的多倍提速。对于设计中的多次迭代，使用hsSynth仅需对迭代的子模块进行重新综合，极大加速迭代综合流程。Highlights
ProtoWizard®
ProtoWizard®是亚科鸿禹®自主研发的对原型硬件平台进行资源管理的软件，重点应用于FPGA 原型验证过程中的环境搭建、资源管理、安全监测、系统配置等，帮助用户快速建立开发环境，有力提升原型验证效率。Highlights
hsDman
hsDman是亚科鸿禹®自主研发的子卡管理软件，对亚科鸿禹®为用户提供的100多种即拿即用的功能子卡资源进行有效监测管理，协助测试团队快速创建接口类目标原型系统。Highlights
hsTrace
hsTrace深度调试工具针对嵌入式逻辑分析仪由于采样数据存放于FPGA片上导致资源受限、采样深度受限、采样数据导出速度过慢等痛点，采样数据存储于外部DDR中，不占用FPGA的RAM资源，避免对用户设计造成影响，同时极大增加了存储波形数据的容量，以太网接口作为通信接口，快速传输波形数据至PC端，在PC端接收到标准的波形文件后，就可以对波形数据进行还原显示。Highlights
Daughter cards play an important role in assisting functional verification, which deliver a great flexibility for more types of designs prototyping. With the continuous expansion of SoC/ASIC design verification demand, requirement for more types of daughter cards is constantly emerging. In addition to providing more than 100 ready daughter cards, we also provide professional and rapid daughter cards design services.
HSPI2-027-SoC3-A14
HSPI2-044-GPIO-B12
HSPI2-057-UTEH-A11
HSPI2-070-MIPI-A10
HYDZ-054-SFP8-A10
HYDX-034-USB3-A12
HSMGT-073-SGMI-A10
HSMGT-048-HD20-B11
HSMGT-018-M2ST-A10
HSMGT-025-PCIE-B10
HYDX-018-PCIE-M10
HSMGT-026-PCRT-A10
HSPI2-049-ZYU4-A12
HYDT-050-FMC1-B10
Samtec-HSPI2-Cable
Solutions
Click for Customized Solution
We will assess a solution of highest return on investment according to the your design as soon as possible.
